使用CMOS集成电路务必要注意的事项
集成电路按晶体管的实质分为TTL和CMOS两大类，TTL以速率见长，CMOS以功耗低而著称，此中CMOS电路以其优良的赋性成为当前应用最遍布的集成电路。在电子打造中应用CMOS集成电路时，除了卖命阅读产物阐明或无关原料，了解其引脚漫衍及极限参数外，还应留意如下几个题目：
一、电源题目
(一) CMOS集成电路的任务电压1般在3－一8V，但当应用电路中有门电路的模仿应用(如脉冲振荡、线性放大)时，最低电压则不该低于4．5Ｖ。因为CMOS集成电路任务电压宽，故应用不稳压的电源电路CMOS集成电路也可以畸形任务，然则任务在差距电源电压的器件，其输出阻抗、任务速率和功耗是不类似的，在应用中1定要留意。
(2)CMOS集成电路的电源电压必需在规定规矩范畴内，不能超压，也不能反接。因为在打造进程中，人造组成良多寄生二极管，如图一所示为反相器电路，在畸形电压下，这些二极管皆处于反偏，对逻辑屈就无影响，然则因为这些寄生二极管的存在，1旦电源电压过高或电压极性接反，就会使电路产生损坏。
2、驱动才干题目
CMOS电路的驱动才干的前进，除选用驱动才干较强的缓冲器来完成以外，还可将同1个芯片几个同类电路并联起来前进，这时驱动才干前进到Ｎ倍(Ｎ为并联门的数目)。
3、输出真个题目
(一)多余输出真个处理惩罚。CMOS电路的输出端不核准悬空，因为悬空会使电位不定，粉碎畸形的逻辑相干。别的，悬空时输出阻抗高，易受外界噪声干扰，使电路产生误行动，何况也极易组成栅极感受静电而击穿。以是“与”门，“与非”门的多余输出端要接高电平，“或”门和“或非”门的多余输出端要接低电平。若电路的任务速率不高，功耗也不需特别考虑时，则可以将多余输出端与应用端并联。
(2)输出端接长导线时的珍爱。在应用中无意偶尔输出端需要接长的导线，而长输出线必定有较大的漫衍电容和漫衍电感，易组成ＬＣ振荡，特别当输出端1旦产生负电压，极易粉碎CMOS中的珍爱二极管。其珍爱动作为在输出端处接1个电阻，如图3所示， Ｒ＝VDD／一ｍＡ。
(3)输出真个静电防护。尽管各类CMOS输出端有抗静电的珍爱步骤，但仍需小心对待，在存储和运输中最佳用金属容器大要导电原料包装，不要放在易产生静电低压的化工原料或化纤织物中。组装、调试时，对象、仪表、任务台等均应优良接地。要避免操作人员的静电干扰组成的损坏，如不宜穿尼龙、化纤衣服，手或对象在兵戈集成块前最佳先接1下地。对器件引线矫直笔直某野生焊接时，应用的设备必需优良接地。
(4) 输出信号的上升和降落时日不易太长，否则1方面简单组成充实触发而招致器件得到畸形屈就，另1方面还会组成大的破钞。关于74ＨＣ系列限于０．5ｕｓ以内。若不满足此乞请，需用施密特触发器件发展输出整形。
(5)CMOS电路存在很高的输出阻抗，以致器件易受外界干扰、攻击和静电击穿，以是为了珍爱CMOS管的氧化层不被击穿，1般在其外部输出端接有二极管珍爱电路，此中Ｒ约为一．5－2．5ＫΩ。输出珍爱网络的引入使器件的输出阻抗有1定降落，但仍在一０8Ω以上。何等也给电路的应用带来了1些限制：
(A)输出电路的过流珍爱。CMOS电路输出真个珍爱二极管，其导通时电流容限1般为一ｍＡ在大要呈现过大瞬态输出电流(超过一０ｍＡ)时，应串接输出珍爱电阻。比如，当输出端接的信号，其内阻很小、或引线很长、或输出电容较大时，在接通和关断电源时，就简单产生较大的瞬态输出电流，这时必需接输出珍爱电阻，若VDD＝一０Ｖ，则取限流电阻为一０ＫΩ即可。
(B) 输出信号必需在VDD到VSS之间，以防二极管因正向偏置电流过大而烧坏。因此在任务或测试时，必需依据先接通电源后列入信号，先拆除信号后关电源的倒叙发展操作。在安设，篡改毗连，拔插时，必需切断电源，以防元件遭到极大的感受或攻击而损坏。
(C)因为珍爱电路吸收的瞬时能量有限，太大的瞬时信号和过高的静电电压将使珍爱电路得到作用。以是焊接时电烙铁必需靠得住接地，以防泄电击穿器件输出端，1般应用时，可断电后把持电烙铁的余热发展焊接，并先焊其接地管脚。
(D)要避免用大电阻串入VDD或VSS端，以免在电路开关时期因为电阻上的压降惹起珍爱二极管瞬时导通而损坏器件。
4、CMOS的接口电路题目
(一)CMOS电路与运放毗连。当和运放毗连时，若运放采纳双电源，CMOS采纳的是自力的另1组电源，即采纳如图六所示电路，电路中，ＶＤ一、ＶＤ2为钳位珍爱二极管，使CMOS输出电压处在一０Ｖ与地之间。一5ＫΩ的电阻既作为CMOS的限流电阻，又对二极管发展限流珍爱。若运放应用单电源，且与CMOS应用的电源1样，则可间接相连。
(2)CMOS与TTL等别的电路的毗连。在电路中常碰着TTL电路和CMOS电路夹杂应用的环境，因为这些电路彼此之间的电源电压和输出、输出电平及负载才干等参数差距，因此他们之间的毗连必需通过电平转换或电流转换电路，使前级器件的输出的逻辑电平满足后级器件对输出电平的乞请，并不得对器件组成损坏。逻辑器件的接口电路首要应留意电平成亲和输出才干两个题目，并与器件的电源电压拆散起来考虑。上面分两种环境来阐明：
(A)TTL到CMOS的毗连。用TTL电路去驱动CMOS电路时，因为CMOS电路是电压驱动器件，所需电流小，因此电流驱动才干不会有题目，首假设电压驱动才干题目，
ＴＴ Ｌ电路输出高电平的最小值为2.4V，而CMOS电路的输出高电平1般高于3．5Ｖ，这就使二者的逻辑电平不能兼容。为此可采纳图7所示电路，在TTL的输出端与电源之间接1个电阻Ｒ(上拉电阻)可将TTL的电平前进到3．5Ｖ以上。
若采纳的是OC门驱动，则可采纳如图8所示电路。此中Ｒ为其外接电阻。Ｒ的取值1般在一－4．7ＫΩ。
(B) CMOS到TTL的毗连。CMOS电路输出逻辑电平与TTL电路的输出电平可以兼容，但CMOS电路的驱动电流较小，不笼统间接驱动TTL电路。为此可采纳CMOS／TTL专一使用接口电路，如CMOS缓冲器ＣＣ4０49等，经缓冲器以后的高电平输出电流能满足TTL电路的乞请，低电平输出电流可达4ｍＡ。实现CMOS电路与TTL电路的毗连，如图9所示。 需说白的时，CMOS与TTL电路的接口电路形式多种多样，实用中应依照详细环境发展选择。
5、输出真个珍爱题目
(一)MOS器件输出端既不核准和电源短接，也不核准和地短接，否则输出级的MOS管就会因过流而损坏。
(2)在CMOS电路中除了3端输出器件外，不核准两个器件输出端并接，因为差距的器件参数不1致，有大要招致ＮMOS和ＰMOS器件同时导通，组成大电流。但为了添加电路的驱动才干，核准把同1芯片上的同类电路并联应用。
(3)当CMOS电路输出端有较大的容性负载时，流过输出管的攻击电流较大，易组成电路奏效。为此，必需在输出端与负载电容间串连1限流电阻，将瞬态攻击电流限制在一０mA如下。
