BiCMOS技术是将单、双极两种工艺合适地融合在一起的技术，但这绝不是简单、机械地掺和在一起，很多工艺可以一块儿或设法结合在一起做。目前 BiCMOS工艺主要有两种：一是以CMOS为基础的BiCMOS工艺，这种工艺对保证CMOS器件的性能较为有利；二是以双极工艺为基础的BiCMOS 工艺，这种工艺比较张扬BJT器件的性能。

　　1）双阱结构中的阱结构尺寸及其埋层

　　对BiCMOS电路来说，需要仔细研究CMOS阱和BJT器件的集电极的工艺要求。一个主要的工艺设计折衷方案涉及到外延层和阱的轮廓特性。对于 BJT器件，一方面集电极-发射极之间的反向击穿电压U（BR）CEO、集电极电阻和电容，以及生产工艺的可控制性决定了外延层的最低厚度；另一方面，如果外延层太厚，特征频率fT就会下降而集电极电阻RC值就会增大。对于MOS器件，在制作PMOS器件时使用N+埋层就要求外延层必须足够厚，以避免过大的结电容和PMOS器件的背偏置体效应（back-bias body effect）。

　　双阱结构中的N阱不仅影响PMOS器件，而且也可作为NPN型BJT器件的集电极。因此，除了应充分保证CMOS器件的性能以外，N阱掺杂既要足够重以防止Kirk效应（Kirk effect），同时又应足够轻，以增高BJT器件的U（BR）CEO。

　　2）外延层与自掺杂

　　在两种类型的埋层上生成轻掺杂的薄外延层，对外延沉积工艺来说是一种挑战。必须使在垂直和水平方向的两种类型杂质的自掺杂尽量地小，以避免在阱中需要过量的反掺杂。

　　3）利用杂质离子注入降低MOS器件阈值电压

　　在PMOS器件的沟道区通过硼离子注入调节，降低其阈值电压；制作NMOS器件沟道区时注入磷离子，不仅可使NMOS器件的阈值电压分散性大为减小，而且还可减小N阱同P型衬垫的掺杂浓度比值。这一技术意味着N阱区掺杂浓度可以降低，因而NMOS器件的阈值电压大为减小，结果使通信用BiCMOS电路可在低电源电压（3.3V）下工作。

　　4）用硅栅自对准工艺减小交叠电容

　　制作MOS器件时采用硅栅自对准（在栅下源、漏区极少扩展）工艺，使栅-源和栅-漏扩散区的重叠大大减小，栅-源及栅-漏交叠电容相应地大为减小。这样做有利于硅栅双阱BiCMOS电路的工作速度得以提高。此外，硅栅自对准工艺也可明显减小设计同样沟长的MOS器件所需要的版图尺寸，因而芯片的集成度得到了提高（大约提高30%）。

　　5）用高电阻率P型硅衬垫来提高工作速度