Tensilica全球发布XtensaLX2和Xtensa7可配置处理器内核
Tensilica推出Xtensa®可配置处理器内核第七代产品 – Xtensa LX2和Xtensa 7。两款处理器内核在结构上进行了多项改进,并且是第一批内建高速纠错ECC（Error Correcting Code）功能的可授权可配置处理器内核。ECC功能针对诸如存储、网络、汽车电子和事务处理等应用非常重要。Tensilica新一代处理器内核继续保持着最低功耗,最高性能的市场地位,巩固了Tensilica在可配置处理器内核技术的领导地位。两款内核现均已现货发售。
业界最低功耗、最高性能
与传统固定架构的内核相比,Xtensa 7和Xtensa LX2处理器两款内核的基本Xtensa指令集架构提供了业界最低的功耗和最高的性能。由于两款内核均完全可配置,设计工程师可采用Tensilica专利的自动处理器生成器向基本处理器添加专用指令。与其它相竞争的处理器可提供的性能相比,能够对处理器配置扩展是很重要的。例如,一款不带高速缓存,没有设计工程师定义的指令扩展的Xtensa 7最小配置内核跟ARM7TDMI内核的配置大约相当,但具有更好的性能和低的功耗。
基于Xtensa LX2架构的一款高性能处理器配置方案（Diamond 570T）的面积和功耗小于ARM 1136J-S的一半。注：这并不是基本Xtensa LX处理器内核,而是基于Xtensa LX2架构配置得到的一款实用的高性能的通用CPU内核。
功耗降低百分之三十
改进后的Xtensa 7和Xtensa LX2处理器内核降低了近30%功耗（内核加上存储器）,其中关键因素包括： 可分别配置主系统存储器接口、本地数据存储器接口和指令存储器接口等诸项接口的宽度减少数据存储器使能和存取的执行判断,令数据高速缓存器和紧耦合的本地数据存储器在长时间不使用情况下处于断电状态。一个可选的更宽的取指令缓冲区可使指令读取的时间和由这些读取指令周期带来的功耗,降低最多75%,具体节电结果视代码长度而定。
同时,Tensilica设计的电源关电模式,包括外部的控制调试端口和片上调试模块的关电,降低了整个系统的功耗。
新ECC功能选项
Tensilica引入两个选项以检测和/或纠正随着硅工艺的尺寸缩小而增加的存储器错误。Tensilica的可配置Xtensa处理器内核的设计工程师现在能够在全部本地紧耦合的存储器中选择校奇偶验位或者ECC保护。当在高速数据缓存阵列、高速缓存标记阵列或者本地存储器（指令和/或数据存储器）中检测到一个单比特软错误时,奇偶校验位产生一个异常。ECC检测并纠正单比特错误和检测双比特错误。Tensilica公司是第一家内建高速ECC纠错能力的处理器架构的IP公司。纠错在诸如存储器和网络应用等非常关注可靠性和精确性的关键应用中极为重要, 比如在汽车应用中将用以满足无差错汽车安全标准的要求。
Rowen博士进一步表示,“随着工艺尺寸的缩小,更小的Cell电容和更低的电压导致软存储器错误的增加。因此,处理器能够检测并纠正软存储器错误越来越重要。这正是Tensilica公司在所有新一代Xtensa内核中添加内建高速ECC纠错功能选项的重要原因。”
