性能的要求和物理层限制已经使并行总线互连架构成为昨日黄花。下一代设计正越来越多地让芯片到芯片(chip-to-chip)的互连转到串行标准上来。由于上一代PCI-X和PCI架构在目前的计算和嵌入式系统中占有统治地位,基于现有协议的串行标准PCIExpress(PCIe)已经在互连革命的早期阶段呈现出强劲势头。除了数量不断增长的PCIe处理单元和外设芯片,PCIe交换和桥接器件正在成为解决早期采用者在服务器和存储应用方面遇到的主要系统问题的一个重
性能的要求和物理层限制已经使并行总线互连架构成为昨日黄花。下一代设计正越来越多地让芯片到芯片 (chip-to-chip)的互连转到串行标准上来。由于上一代
PCI-X和PCI架构在目前的计算和嵌入式系统中占有统治地位,基于现有协议的串行标准 PCI Express(PCIe) 已经在互连革命的早期阶段呈现出强劲势头。
除了数量不断增长的PCIe 处理单元和外设芯片,PCIe 交换和桥接器件正在成为解决早期采用者在服务器和存储应用方面遇到的主要系统问题的一个重要选择。为了给连接多系统单元和PCIe域内/外协议提供转换能力,要求交换和桥接器件具有优化的特性设置和架构,以保证它们满足对转换到串行互连架构的性能和系统成本目标的需求。
高性能互连需求
目前的并行协议,例如 PCI-X 和 PCI,面临着为了维持系统需求的高
数据传输速率,需要通过常规的系统设计和电路板布局技术提供有效的运算和外设资源的严峻挑战。总之,它们在增加交换速度、减少距离或布线长度方面都到了山穷水尽的地步。在速度和性能方面无止境的需求,以及由对电路板设计和布局越来越多的投入所导致的不断增加的系统成本和上市时间问题,共同推动着设计转向串行互连技术。
高速串行互连解决了关键的性能、功耗、布局和成本问题。由于采用单一数据流传输时钟和数据信息,串行互连可在实现极快传输速率的同时,不必担心由于线路长度或负载不匹配导致的传统的时钟到数据或引脚到引脚相位差问题。由于采用了串行的、点对点的互连,能够以非常高的数据速率进行传输,一个单串行连接能够承载以前需要大量数据线和相关时钟及控制信号的数据量。这使需要的引脚数和电路板布局的复杂性相对减小,从而降低了系统成本。
PCI Express的出现和早期应用
建立在PCI 和 PCI-X 基础之上的 PCIe 已经在设计师向串行互连架构转移的早期市场得到了公认。因为每个连接可提供带宽高达16 Gbps的高性能、点对点串行互连,PCIe 正迅速成为需要高性能的服务器、工作站和存储应用的事实上的互连标准,而且如同PCI-X和 PCI 的采用过程一样,已经准备好进入通信和嵌入式应用市场。
虽然PCIe 外设和处理器体系为下一代系统架构提供了关键的构建
模块,交换和桥接解决方案的出现还是丰富了整个生态环境。这些解决方案同时解决了一
系列关键课题,如为了优化匹配昂贵的运算资源和协议转换,使高性能的基于串行运算的单元与上一代外设进行连接（反之亦然）的外设和 I/O 连接性扩展。对系统拥有深刻理解的供应商能够提供可以解决这些问题的优化的 PCIe 产品,以及高性能、高性价比的解决方案。
