移动电话面临两难选择：尺寸、成本与带宽
随着应用的日益广泛,在增加内存带宽的同时还需要尽量减小器件的尺寸和成本,这正是移动电话制造商所面向的两难抉择。新型手机要提供种类丰富的功能(如视频、音乐、导航以及网络等),需要比现有产品高得多的数千兆位级的内存带宽,因此好的内存控制器接口应该能够满足未来新一代应用的需求。
例如一个分辨率为1280×1024、刷新速率60Hz的24位(RGB)彩色编码LCD就需要1.5Gbps的内存缓冲器读/写带宽,而总的存储器带宽则需要达到3.7Gbps。该带宽可用于驱动外置显示器的常规分辨率,并没有计算底色等。将手机显示器与目前计算机的图形系统进行比较并不过分,移动电话也同计算机采用的方法类似,即通过集成了千兆赫兹的处理器和DDR DRAM主存储器。这些系统都需要80至400Gbps的内存带宽。
在一个集成了2个处理器内核(一个用于基带处理,另一个用于应用程序处理)的典型高端产品中,两个处理器均需要以非易失性(Flash)存储器来存放代码,以易失性存储器(SRAM和DRAM)作为待处理数据的暂存缓冲器。
当应用程序处理器执行用户可装入的多媒体应用程序时,就需要大量可快速访问的存储器。然而,这种速度需求超过了现有最快的Flash存储器的访问速度。为达到这类性能,可以用较便宜的NAND或MirrorBit ORNAND闪存来存放代码,然后将其复制到更快的DARM中来执行。因此,应用程序处理器一般需要NAND或ORNAND以及DRAM存储器。
相对而言,基带处理器要执行深层的嵌入协议栈。这种代码通常从闪存中直接执行(本地执行或XIP),并且需要对闪存进行随机访问。只有NOR闪存支持高效的XIP模式,因此通常选择这种存储器存放基带代码。DRAM能够作为暂存缓冲器被应用程序处理器和基带处理器所共享,或者NOR存储器结合SRAM或专用pSARM来支持基带处理器。
集成如此多种类的存储器通常需要超过100个引脚专门作为存储器接口,而这一数量占据了整个手机CPU引脚总数的大约30%。TI的OMAP1611和STMicroelectronics的Nomadik“宏”架构就是高性能CPU的代表,它们就含有大量连接存储器的引脚。
随着用户对新型手机功能需求的增加,如LAN连接、GPS功能以及移动TV(TV-on-mobile)等,OEM商们面临着更大的挑战。上述性能需要更强的处理能力,进而需要更大的内存带宽来支持这种处理能力。这就意味着必须增加引脚的数量以支持增强的数据处理能力。目前的系统内存已占用了整个CPU很大一部分引脚数量,若要再增加引脚就会带来诸多的问题和技术挑战：
