采用通孔双置技术提高设计鲁棒性
摘要 如果能采用通孔双置技术,就能有效提高良率,但如何做到是个问题。本文解释了各种良率损失的原因,及优化通孔双置的最好方法。
Sematech公司的副总裁兼首席运营官John Schmitz在最近的介绍中讲到了对生产成本的估计：300mm晶圆生产线上,1%的良率损失将使芯片制造商每年损失500万美元。难怪良率是半导体行业要面对的首要问题。
解决各种各样的良率损失问题需要采用多种多样的方法,包括从版图设计到硅片流程：设计、生产和测试。一直以来都是生产和测试主宰着良率,且有庞大的体系有助于防止良率下降;若没有这些系统,良率将成为空谈。但是在纳米设计中,在从设计进入生产前,必须更多地考虑良率。这就是我们如此强调可制造性设计（DFM）的原因了。
从三个方面解决良率损失
良率损失可归为三个方面：随机性的（通常是粒子缺陷）、系统性的（成型与版面设计有关）以及参数性的（有关时序的问题）。设计者、生产厂家和EDA行业正共同努力解决每个领域的问题。提出了很多方法,其它方法也正在研发中。在测试和生产中,设计库中有一种技术可从三个良率损失方面提高良率。这就是普遍采取的通孔双置设计方案。
原因在于：生产过程中变异在所难免。采用措施减少这种变异就会提高良率。单通孔的数量和使用最小覆盖的通孔过渡区的数量的对良率损失影响很大。设置第二个通孔是一种减少生产过程中变异的领先技术。因为预想了“假设”可能发生的情况,所以通孔双置可直接对三方面的缺陷产生作用,从而在投入生产损失发生前避免良率损失。
随机缺陷是生产过程中的副产品;例如,空气中的粒子,或者更确切的说是抛光中掉落的粒子。如果粒子在单孔上或在其附近,它可能会阻塞通孔发挥作用。置入第二个通孔是为“保险起见”;也就是说,如果一个通孔不起作用了,第二个通孔将发挥作用。放置第二通孔前后的影响可轻易地用关键区域分析工具测量出来,此工具可让设计者和良率工程师评估版图设计对随机粒子的敏感度。通过这种分析,可很快地评估出生产过程中通孔双置对随机良率损失的作用。
系统缺陷是布局方式和工艺变化间相互作用的结果,如天线效应、平面性、通孔开路和电迁移,以及材料化学性质的变化。当生产过程中引入铜后,气泡的产生就会成为问题了,因为它们有在应力区内（如通孔置入点）聚集的趋势。生产过程中由版图布局引起的的应力会使通孔失效。置入第二通孔有助于排除气泡,提高良率。既然版图结构可能会导致问题发生,那么找出会引起系统性缺陷的布局模式很重要。在这里,可使用强大的几何图形处理引擎来让用户得知潜在的问题。
参数缺陷集中在有关时序、功率和其它功能需求上,对纳米设计影响很大。这些缺陷是互连寄生效应和器件物理的结果。单通孔导致了这一问题：如果一个通孔部分阻塞,就会产生较大的电阻（称为阻抗性通孔）,并影响性能。若提供另外一条通道,第二个通孔就会减少阻抗,提高性能。
