Xtensa可配置处理器及其自动化开发工具(图)
可配置处理器标志着第四代微处理器设计的开始,这种技术更加适合片上系统SoC的设计。每一代处理器持续大约十年时间,每个时代的处理器适合当时的需要。大约在20世纪70年代出现了第一代处理器,这个时期的处理器设计只是简单地追求性能,从4位处理器到早期的16位和32位微处理器。这种性能的提升奠定了20世纪80年代PC和工作站的基础。PC和工作站的增长使得微处理器设计进入了20世纪80年代的第二代微处理器研制时期。精简指令集RISC设计时代发生在20世纪90年代。在这个时期,即使像X86这样坚定的复杂指令集CISC处理器也假装成精简指令集RISC体系结构。在最初的这三代处理器的成长和发展过程中,微处理器设计专家将处理器设计成固定的、单个的和可重用的模块。但是,在20世纪90年代随着专用集成电路ASIC和片上系统SoC制造技术的发展,为微处理器设计进入第四代(即后RISC、可配置处理器)打下了坚实的基础。
以往的32位处理器核不能处理许多片上系统SoC设计中的大计算量任务,比如多媒体和网络通信。因此,片上系统SoC设计者必须采用硬件描述语言(Verilog或者VHDL)来实现这样的任务。采用手工编写的RTL硬件模块所带来的问题是验证时间主导了设计周期,这将增加设计的成本并延长进入市场的时间。
现在有一种替代RTL设计的方法。工程师可以使用可配置、可扩展的处理器而不是RTL来完成系统设计,这种方法设计时间更快,同时也更灵活地改变产品的标准和要求。Tensilica公司的Xtensa LX处理器可以为用户提供输入/输出吞吐量和计算性能,而这些在以前通常是只有RTL设计方法才能提供。Xtensa LX核还为用户提供增强的时钟门控技术来降低系统功耗。为了进一步提高片上系统设计者的能力来充分利用可配置处理器核的技术,Tensilica还开发了XPRES编译器,该编译器可以自动分析用C或者C++语言写的应用程序代码,然后产生一个可配置处理器核,产生的处理器核是经过优化的,适合目标代码的运行。这种设计方法非常快,可以在大约1小时内产生一个最佳处理器配置。有关XPRES编译器的内容,将在本文的最后进行描述。
这种自动化的、可配置微处理器技术于1999年被引入半导体行业,用于片上系统SoC设计。这种技术的核心是Xtensa处理器生成器,该产生器基于服务器应用程序,可以产生优化的32位处理器核用于嵌入式应用,用户可以自己进行功能扩展定义,以建立针对片上系统SoC中某些特定任务应用的微处理器核。
Xtensa处理器生成器可以增加新的功能来自动产生用户所需要的硬件,产生的硬件是经过验证的RTL代码格式。自动产生的处理器RTL代码可以和现在的SoC设计流程无缝结合,可以用于逻辑综合。处理器生成器还可以建立与产生的处理器相匹配的系统软件。
随着对可配置处理器技术经验的提高,片上系统SoC设计者开始需要以下指标：更高的系统性能、更高的I/O带宽和更高的功耗利用率。第六代可配置处理器Xtensa LX可解决以上问题。Xtensa LX处理器核增加了几项显著改进,用于提高可配置处理器的性能。
可配置处理器突破I/O瓶颈
为了提高I/O带宽,必须克服总线瓶颈。图1给出了总线瓶颈的示意图。总线瓶颈问题是自从Intel在1971年引入第一个商用微处理器4004以来就存在的问题。每个处理器都和系统总线上的其余部件进行通信。总线上的流量由加载/存储部件控制。由于总线的固有特性,在任何时候,只允许一小部分数据在总线上和处理器进行通信。另外,加载/存储单元和处理器内部执行部件,以及处理器局部存储器通过类似有限的总线进行通信。这种单一的、一次只能一个方向的处理器总线特性严重限制了微处理器的系统吞吐量。
Tensilica在Xtensa LX处理器中增加了一个特性来消除总线瓶颈问题。这种新的特性称为TIE(Tensilica指令扩展)端口和队列技术。采样TIE端口和队列技术,设计者可以定义多达
