为便携式系统增加先进外设
现在,诸如Wi-Fi和微型硬盘技术在嵌入式领域已被迅速采用,这些应用包括基于VoIP(基于IP协议的语音)手机、智能电话和PDA、媒体播放器和导航助手等便携式产品。要集成这些先进外设而又不缩短电池的寿命是一个严峻的挑战,而这正是新型反熔丝的FPGA(现场可编程门阵列)所关注的焦点,这种FPGA可以为一个优化的架构提供有效的智能桥接。
PolarPro系列FPGA是集成了深度休眠待机模式的最新一代产品,可以将功耗降低到10μA以下,这要比基于闪存和SRAM(静态随机存取存储器)的FPGA分别低了1000或10 000倍,也比QuickLogic公司现有的反熔丝器件改善了25倍左右。重要的是,在待机情况下,由于电路将I/O焊盘与逻辑核隔开,这种优势可以在各种条件下保证功耗节省水平。这对那些连接到普通活动总线的器件是非常有用的,从而可保证其他地方的流量不会引起FPGA内的功率消耗。通常在将一个可编程逻辑器件的I/O三态(tri-stating)转换为有效的“输入模式”时就会发生这种情况;一个三态引脚上的活动可能激活内部节点,而后它可能需要额外的功率。即使采取隔离或停止系统时钟等手段都无法保证FPGA仍然处于静止状态。它是与系统存储器总线上的内存映射外设共用的。该总线一直保持有效,因为总线活动可激活FPGA的桥接逻辑,例如地址解码,等等。图1是PolarPro FPGA的裸片图,图2是器件的功能框图。
图1 PolarPro FPGA的裸片图
图2 PolarPro FPGA的功能框图
器件内的专门电路可用来以一种有效的方式管理通电和断电转换。当该器件进入其超低功耗模式时,RAM、寄存器值和I/O状态全部保持不变。FPGA金属对金属(metal to metal)反熔丝技术可以保证以一种“上电即用”方式在150μs内退出这种模式,而且在进入之前保持器件的状态。
专用资源
片上存储器、FIFO(先进先出)控制器和时钟管理资源可以对连接嵌入式系统处理器和高数据吞吐量外设的新器件进行优化。
在这些应用中,通常可编程逻辑必须连接不同的时钟频率域(clock-frequency domains)。PolarPro架构可以解决用许多片上双端口RAM和FIFO控制器实现这种功能的开销成本的问题,而以硬连接的标准单元(ASIC)门来实现这种功能。
FPGA可以为所有8Kb RAM提供高达202Kb的嵌入式存储器和嵌入式异步FIFO控制器。这些FIFO控制器可以直接定位相邻的存储器以优化速度,而且包括可编程“近空/近满(almost empty/almost full)”标记。与使用可编程逻辑单元(大约97%)相比,以这种方式嵌入在整个架构中的专用FIFO控制器可以显著减少执行这种功能所需的硅片面积,可以用几乎微不足道的成本提供可保证性能的异步FIFO。
如果需要更多的存储器来缓冲数据,新型FPGA还有另一个单元——专用DDR2(双数据传输速率)接口,有助于以同样高速和低成本的存储器件深度嵌入到最新型PC和便携式计算机等系统应用中。另外,这个功能还可以用专用电路来实现,它正好紧挨着I/O引脚,有助于实现最高的性能和最小的硅片面积。
进一步的嵌入功能有助于开发人员以片上可配置时钟管理器的形式与时钟域进行桥接。这些电路集成了一个锁相环和一个可编程延迟线,以补偿器件内部和/或系统级的互连延迟,将FPGA用户经常遇到的复杂的调试和验证问题简化为只设置一个可编程参数。
智能的总线对总线桥接
