采用FPGA提高广播应用的集成度
引言
在广播和传送系统中,采用一种或者两种串行接口来传输数字视频：没有压缩的数据使用视频串行数字接口(SDI),压缩数据使用异步串行接口(ASI)。在视频设备中,主要采用移动图像和电视工程师联盟(SMPTE)定义的SDI来传送视频和音频数据。
视频设备能够支持标准清晰度(SD)数字视频格式、高清晰度(HD)数字视频格式,或者同时支持。SD视频传输的SDI速率为270Mbps, 360 Mbps或者540 Mbps,而HD视频传输的SDI速率为1.485 Gbps或者1.485/1.001 Gbps。HD提供高质量的视频,代表了今后数字视频广播的发展方向。随着HD视频需求的增长,要求硬件能够处理HD技术所需的大数据吞吐量。
在数字视频传送环境中,数据传送的主要方式是ASI的270 Mbps单节目传送流(SPTS)或者多节目传送流(MPTS),这些方式由数字视频广播(DVB)协会定义。
广播设备开发人员通常使用ASSP来实现SDI和DVB-ASI功能,也可以利用可编程逻辑器件(PLD),使用PLD中的逻辑和其它嵌入式资源构建所需的各种数字功能,来实现这些接口。通过使用PLD(而不是ASSP),可以显著降低总成本。某些情况下,在每ASI通道或者每SDI端口的基础上,PLD不到ASSP成本的1/10。
SDI的可编程逻辑解决方案
要达到SDI和DVB-ASI需要的270Mbps数据速率,可编程解决方案需要提供以下功能：
. ■LVDS I/O
. ■足够的逻辑容量
. ■数据恢复能力
. ■产生时钟信号的PLL
对于HD-SDI数据速率,需要采用支持嵌入式SERDES技术、时钟数据恢复,并集成了高速收发器通道的PLD,例如Altera的Stratix GX系列FPGA。
图1所示为Altera可编程逻辑中实现SD-SDI和HD-SDI功能所需的构成单元。SD-SDI解决方案在逻辑单元(LE)中利用过采样技术来恢复数据。FPGA中的基本构建模块LE在SERDES模块中表示为“软逻辑”。在HD-SDI解决方案中,嵌入式SERDES和CDR电路完成时钟和数据恢复功能。
图1. 基于PLD的SDI解决方案
图2.在可编程逻辑中实现DVB-ASI
HD-SDI方案中的其它功能包括发射机侧的线编号插入和循环冗余校验(CRC)计算,以及接收机侧的线编号提取和循环冗余校验。
基于可编程逻辑的DVB-ASI解决方案
可以采用FPGA来实现DVB-ASI所需的数据速率,FPGA为ASI接收机和发射机提供LVDS I/O,并为接收机和发射机输入基准时钟提供PLL。Altera的Cyclone、Stratix和Stratix GX系列FPGA具备这些功能。图2所示为在FPGA中实现DVB-ASI所需的构成单元,包括发射机和接收机耦合的回环通道,以及用于内置测试操作的伪随机二进制序列(PRBS)校验器和PRBS产生器。
ASI接收机组成：
. ■解串器,将到达的串行数据转换为10比特宽的并行数据
. ■过采样接口,实现数据恢复和位同步
. ■字对齐
. ■8位/10位编码器,将10位并行数据转换为8位宽原始数据
. ■同步状态机探测字同步或者同步丢失
. ■速率匹配FIFO缓冲匹配到达比特和发送(或者系统)时钟的速率。
图3所示为ASI接收机构成单元。
图3. ASI接收机结构框图
