应力硅技术是否影响器件可靠性  2012/3/1

 

使用带有提升式S/D结构的凹槽SiGe S/D 可以环节NBTI退化

---

虽然采用应力工程技术可以通过增强迁移率实现令人难以置信的性能增益,但也会引起器件的可靠性退化。尤其是还必须把负偏置温度不稳定性(NBTI)退化程度与要求实现的性能增益进行权衡。由于NBTI可使pMOSFET器件的阈值电压发生变化,因此NBTI是一项重要的可靠性要求。

在最近的研究工作中,韩国三星电子有限公司的HwaSung Rhee及其同事与Applied Materials的Yihwan Kim及其同事一起探讨了机械应变对栅氧化物特性的影响,并为高性能pMOSFET做了可靠性预算。他们判断,即使压应力SiN膜可明显提高pFET沟道的迁移率,氮化物中过量的氢也可使NBTI退化。这种退化取决于栅的长度和有源器件的宽度。他们确定使用带有提升式S/D结构的凹槽SiGe源/漏(S/D)可使NBTI退化得以缓解。

不过工程师们还必须对机械应力和NBTI退化之间的相互作用做出全面了解。通常认为,高度压缩氮化物薄膜加重了NBTI退化现象,主要是由于氢从含有高密度Si-H和N-H键的氮化物薄膜扩散进入氧化物中引起的。但是由于产生了大量的界面态和固定氧化物电荷,氧化物中的机械应变也应对NBTI退化负有一定的责任。

在三星/应用材料公司的研究中,在500℃下通过PECVD法采用SiH4 和NH3气源,在常用p沟道MOSFET上淀积SiN,做为接触抗蚀层(CESL),采用传统的CMOS工艺制作＜2nm的氮氧化物栅。通过对等离子电源和气体混合物比例的调整,对CESL薄膜的本征机械应力进行控制。在CESL淀积前,通过选择生长具有20% Ge浓度的40-80nm原位B掺杂SiGe,形成SiGe S/D结构。把这一结构与CESL和Si S/D结构进行了比较。100-140℃ 下使栅电极保持低恒定负偏压(-2.0～-2.6V),并施加NBTI应力。

在这项研究中,把高压缩(>2GPa)CESL与SiGe S/D结构相结合,实现的本征应力约为1 Gpa,没有观察到NBTI的退化。研究者们判断,带有S/D提升结构的SiGe S/D具有缓解横向和垂直应力的作用,并通过形成较长的通道阻挡氢扩散。结果还可使性能略有改进(但没有整体提高)。另外,NiSi使沟道区形成张应力。因此,S/D提升结构能够减弱NiSi对压缩应变沟道的退化作用。这一结构的提升可使CESL和栅氧化物之间的扩散通路加长。研究者们发现,提升Si S/D结构不会引起NBTI退化,即使采用高氢含量的高压缩氮化物膜也是如此。

Steve Chung和他在TW国立交通大学、长庚大学和联华电子公司(UMC)的同事在各自的研究中对采用混合衬底工程技术的器件和应变硅器件的退化机理进行了研究。在应变硅器件中他们发现,热载流子（HC）和负偏置温度的主要退化机理可归因于迁移率增强引起的横向电场。但更重要的发现是,对于(110)/(100) pFET/nFET器件来说,退化与迁移率增强之间的依赖关系较弱,但与结合强度密切相关。这一研究小组声称,这是关于应变硅和混合晶向衬底之间不同失效机理的首次报告。

混合衬底工程技术很好地利用了(100)衬底的高电子迁移率和(110)衬底的高空穴迁移率特性。工程师们采用90nm生产技术制备了应变Si/SiGe和(110)/(100) CMOS器件。应变硅器件在本体硅上的SiON氧化层厚度为16