关键词：l设计库和标准程序包librarylibrary_name;uselibrary_name.package_name.all;由于STD_LOGIC数据类型不属于VHDL标准库,所以使用时要予以以下声明。libraryIEEE;useIEEE.Std_Logic_1164.all;lENTITY称为实体,描述了电路器件外部情况及各信号端口的基本性质。entityentity_nameisgeneric(generic_list);port(p_name:port_mdata_type;…p_name:port_midata_type);endentityentity_name;电路的端口及其端口信号描述语句PORT()p_
关键词：
l 设计库和标准程序包
library library_name;
use library_name.package_name.all;
由于STD_LOGIC数据类型不属于VHDL标准库,所以使用时要予以以下声明。
library IEEE;
use IEEE.Std_Logic_1164.all;
l ENTITY 称为实体,描述了电路器件外部情况及各信号端口的基本性质。
entity entity_name is
generic (generic_list);
port (p_name:port_m data_type;
…
p_name:port_mi data_type);
end entity entity_name;
电路的端口及其端口信号描述语句PORT()
p_name端口信号名
port_m 端口模式：IN 单向只读模式,规定数据只能通过此端口被读入实体中。
OUT 单向输出模式,规定数据只能通过此端口从实体向外流出,或者可以将实体中的数据向此端口赋值 。
