意法和Synopsys近日联合宣布,两家公司将利用ST的90纳米MIPHY（多接口PHY）物理层接口宏单元和Synopsys的DesignWare?SATA主控制器知识产权（IP）进行一项串行ATA（SATA）的互操作性测试。对于在系统芯片(SoC)设计内集成SATA功能的设计师,SATA互操作性测试有助于降低集成风险,加快产品投放市场的速度。ST和Synopsys合作开发的解决方案完全符合SATA集成规范2.5修订版的规定,包括支持最新的功能,例如,本机命令队列(NCQ)和3Gbps（千兆位
意法和Synopsys近日联合宣布,两家公司将利用
ST的90纳米M
IPHY（多接口
PHY）物理层接口宏单元和Synopsys的DesignWare? S
ATA主控制器知识产权（IP）进行一项串行ATA（SATA）的互操作性测试。对于在系统芯片(
SoC)设计内集成SATA功能的设计师,SATA互操作性测试有助于降低集成风险,加快产品投放市场的速度。
ST 和Synopsys合作开发的解决方案完全符合SATA集成规范2.5修订版的规定,包括支持最新的功能,例如,本机命令队列(NCQ)和3Gbps（千兆位每秒）传输速度。MIPHY测试芯片已经能够达到6Gbps的传输速度,为SATA和
SAS标准的下一次升级铺平了道路。
Synopsys解决方案部营销副总裁Guri Stark说：“Synopsys是互连知识产权的市场领导者,通过与意法半导体密切合作,我们将合作开发的SATA解决方案带到了标准合格测试大会。意法半导体的MIPHY证实的互操作性表明,DesignWare? SATA 主控制器核心是设计人员在应用设计内集成SATA功能的一个高质量低风险的解决方案。”
ST数据存储部总经理Roberto Fantechi说：“通过与Synopsys密切合作,我们才能够实现并在Plugfest大会上对MIPHY的互操作性进行全面的验证。我们对宏单元的性能表现非常地满意,甚至在噪声很高的环境,以及最恶劣的电压和温度条件下,宏单元都能表现出优异的性能。”
关于Synopsys DesignWare SATA 主控制器核心
DesignWare Cores SATA主控制器核心是一个高质量的经过硅产品验证的用于简化系统芯片集成的IP核心设计,这个IP核心将深受市场欢迎的
AHB?的标准用于主机接口和可配置的PHY/link接口,支持
多种工业应用物理层接口。Synopsys 提供大量的成套的参数,以便用户在不同需求的系统中集成该IP。借助这些有参数,设计工程师能够优化逻辑门数量,缩短IP集成时间。
关于ST 90nm MIPHY
ST于今年初宣布了90纳米制造工艺的MIPHY宏单元制造成功,同时证实该产品具有出色的抖动性能,这个性能是SATA控制器的一个关键因素。MIPHY的设计是与
其它功能一起集成到磁盘驱动器的系统芯片(SoC)内,因为MIPHY的多标准功能,磁盘驱动器制造商可以制造和库存一个能够控制运行不同协议的磁盘驱动器的
IC芯片,此外,MIPHY还支持串行连接SCSI（SAS）、
光纤通道（Fibre Channel）和
PCI Express串口标准,以及SATA协议。MIPHY进一步丰富了ST种类齐全的经过硅验证的90纳米制造工艺的IP
模块组合,该模块正在ST位于法国的Crolles2制造厂批量生产。
MIPHY取得了极低的功耗,在3Gbps工作速率时,功耗不到
150mW,远远低于竞争解决方案;当传输速率达到6Gbps时,功耗也只提高到大约170mW。抖动性能同样非常优异,测量到随机抖动数值不到2微微秒（2ps）,总抖动（随机抖动+确定性抖动）不到50微微秒。抖动是对定时中的有害变化的一种测量方法,随着传输速率提高,抖动容限开始变窄,优异的抖动性能是维持高传输效率的关键。
