在软件无线电调制解调器功能中使用硬件加速单元
前言
FPGA已经不再单纯应用在芯片与系统之间的直接互联层,在软件无线电(SDR)中,FPGA逐渐被用做通用运算架构来实现硬件加速单元,在降低成本和功耗的基础上提高了性能。SDR调制解调器的典型实现包括通用处理器(GPP)、DSP和FPGA。而且,FPGA架构可以结合专用硬件加速单元,用来卸载GPP或DSP。软核微处理器可以结合定制逻辑,扩展其内核,也可以将分立的硬件加速协处理器添加到系统中。此外,还可将通用布线资源放在FPGA中,这些硬件加速单元可以并行运行,进一步增强系统的整体运算输出能力。本文将讨论三种不同类型的硬件加速单元,以及它们通过软件实现的性能。
表 1 使用软件与使用硬件定制指令来实行算法之间的处理能力比较
图1 在系统内的硬件加速协处理器
图2 组合FFT/FIRASIP体系结构
SDR系统体系结构
GPP、DSP和FPGA可应用于SDR系统的不同单元。然而,在这些单元之间仍然有相当多的功能重叠。例如,在DSP上执行的算法可以用GPP来实现(虽然会慢一些),或是重新编写HDL,作为一个协处理器或硬件加速单元在FPGA上运行。
硬件加速
多种方式可以使用FPGA实现硬件加速,可以归纳为三种基本体系结构：定制指令、定制外设做为协处理器,以及动态重新配置专用处理器。这些硬件加速方法具有不同的特性和独特的优势。掌握这些方面的使用以及在哪里使用,将有助于在系统体系结构中更好地使用FPGA资源,以便在SDR应用中卸载DSP和GPP。
软核处理器与定制指令
随着大型FPGA的出现,可以被嵌入到FPGA中的小巧但功能强大的处理器也出现了,这些软核处理器是可配置的IP比特流,可以下载到FPGA之中。它们甚至具有业界标准的工具组,包括编译器、指令集仿真器、全套软件调试工具,以及集成开发环境。任何一位嵌入式软件工程师都非常熟悉这些工具组,因此将处理器做为比特流下载到FPGA中的操作比较简单。然而,这些软核处理器具有很大的灵活性。在下载处理器之前,设计人员可以平衡考虑尺寸大小和速度要求,以选择不同的配置选项。设计人员也可以增加多种外设来实现内存控制、通信、I/O等等。
定制指令进一步提高了软核处理器的灵活性,可以当做软核微处理器算术逻辑单元(ALU)的硬件辅助专用算法。这些新的硬件指令可以替代算法中对时间要求高的部分,重新分配软件算法到硬件模块中。带有定制指令的RISC微处理器模糊了RISC与CISC之间的界线,因为定制指令单元可以是多周期的硬件模块,可配合嵌入在RISC处理器中采用单一周期的标准指令,共同执行复杂的算法。并且可以添加多个定制指令到ALU中,仅受FPGA资源以及在软核处理器开放代码表中开放位置数量的限制。
