基于C的设计方式简化FPGA/协处理器混合平台软硬件协同设计在最近几年中日益流行在高性能嵌入式应用中使用现场可编程门阵列（FPGA）。FPGA已经被证明有能力处理各种不同的任务,从相对简单的控制功能到更加复杂的算法操作。虽然FPGA在某些功能上比设计专用ASIC硬件具有时间和成本上的优势,但在面向软件应用中FPGA比传统处理器和DSP的优势并没有体现出来。这很大程度上是由于过去割裂了硬件和软件开发工具和方法之间的关系。然而最近F
基于C的设计方式简化FPGA/协处理器混合平台软硬件协同设计 在最近几年中日益流行在高性能嵌入式应用中使用现场可编程门阵列（FPGA）。FPGA已经被证明有能力处理各种不同的任务,从相对简单的控制功能到更加复杂的算法操作。虽然FPGA在某些功能上比设计专用ASIC硬件具有时间和成本上的优势,但在面向软件应用中FPGA比传统处理器和
DSP的优势并没有体现出来。这很大程度上是由于过去割裂了硬件和软件开发工具和方法之间的关系。
然而最近FPGA在面向软件设计工具方面的发展,及器件容量的持续增加为软件开发者创造了新的环境。在这种环境下,FPGA可视为软件编译器的一个可能的目标（连同传统和非传统处理器架构）。现在,工具能够帮助软件工程师利用FPGA平台,同时在结合了传统处理器（或处理器核）和FPGA的单一目标平台上,帮助这些开发者利用其所具有的高度算法并行性。
基于FPGA的计算平台,尤其是那些具有嵌入式“软”处理器的平台,有能力实现非常高性能的应用,而没有建立专用定点功能硬件的前期风险。通过使用最新一代的硬件/软件协同设计工具,有可能使用
多种面向软件（图形和基于语言）设计方式作为FPGA设计过程的一部分。
使用基于FPGA的参考平台
FPGA中使用嵌入式处理器的优势之一是能够在单个可编程器件上建立硬件/软件开发对象——等效硬件参考平台,这常常被忽视。即使终端产品不包括嵌入式处理器（将替换外部处理器或其他硬件子系统的接口）,快速下载和测试新的软件/硬件配置（试验可改变软件/硬件划分方案）的能力也能大大地提高设计生产率。通过使用嵌入式处理器作为测试生成器,单独的硬件部件（或硬件编译的软件过程）也可以快速地验证功能。
这种快速原型平台的典型例子是Altera公司提供的Nios开发包。Cyclone或Stratix FPGA中都包括这个工具包,除了高性能的Nios 32位软核处理器核之外还包括多种硬件和软件外设接口。在设计过程中可以选择这种核,使用Altera SOPC Builder工具配置并下载到相应的FPGA中。板上本身的连接容许直接和各种不同的外部部件连接,从串口（
RS232和
USB）到
Flash存储器和网络接口。
在开发过程中使用这种板并结合Altera工具,容许嵌入式系统设计者用应用原型所需的部件（包括嵌入式处理器）组成目标平台。然后,软件开发者能够关注应用本身,分析和试验不同的硬件/软件划分方案。
权衡硬件和软件资源
在一些高性能嵌入式应用中,从产品构建费用和开发成本考虑最佳的资源使用方案是混合处理器方案。在这种方案中应用非关键性能的部件位于主处理器（它们可能是或不是嵌入式处理器核）,而大计算量的部件是一个或多个DSP芯片、
其它标准硬件或专用ASIC或FPGA硬件。这种的解决方案通常需要硬件设计方式和工具的知识,但是在性能和成本方面上具有最佳的收益。
