低功耗桥接解决方案演绎技术新潮流
低功耗桥接解决方案演绎技术新潮流
LowPowerBridging Solutions
QuickLogic公司 大中国区总经理 王家绪
FPGA以其设计灵活,易于修改,且没有掩膜成本,没有最小订单数量限制的特性受到广大系统设计人员的青睐。然而,系统设计人员也面临着诸多挑战,诸如：如何对新标准和附加功能进行匹配、如何解决功耗和带宽问题等。只有真正解决了这些问题,才能最大限度地发挥FPGA的优势。
设计人员面临的挑战
系统设计人员面临的难题之一是各种器件之间的互不匹配。处理器局部总线、PCI总线、CF卡、Utopia,以及其他器件都采用各自的协议标准,让单一器件同时支持各种接口标准是设计工程师的迫切需要。同时芯片间接口新标准的层出不穷、附加功能的多样性,使现有产品在满足新接口标准的升级中遇到了挑战。
更重要的是,在产品升级的过程中,降低功耗已经成为整个设计流程的迫切要求。
因此,如何有效地解决接口多样性带来的桥接问题和如何实现低功耗是器件提供商面临的巨大挑战。
本文以Quicklogic的Eclipse II系列为例来说明低功耗的桥接解决方案。
超低功耗的可编程逻辑
Eclipse II是超低功耗工业温度标准级FPGA器件,适用于需要在工业温度范围内运行的各种应用。系统容量从4.7万到32万门,在知识产权保护方面,其IP窃取安全保护功能可以对设计者的设计进行妥善保护,使之免受设计窃取行为和逆向设计的困扰。极低的功耗是Eclipse II系列的一大特色,它采用_Watt超低功耗技术,实现了超低动态功耗,待机电流低至14(A,在功耗方面大大优于CPLD和以往的FPGA器件。由于最大限度降低了功耗,使用该器件的系统发热量更小、使用的电池组也更小,系统体积和重量分别得到缩小和减轻,而且容易满足散热要求。
作为单芯片解决方案,Eclipse II系列具有瞬间导通能力,无需外部配置存储器。其所有可编程器件都内置了SRAM（可配置为FIFO或双端口RAM）,因而它们比没有内置SRAM的CPLD更能满足桥接不同的接口标准的需求。
低功耗设计的工具
为了真正在设计中实现低功耗能力,可以使用QuickLogic提供的包括全面整合的QuickWorks(r)设计开发软件包、硬件开发工具和服务。比如说,PowerAware Placer、Power Calculator及Power Simulator可以帮助设计人员规划和测量实际功耗;低功耗参考设计工具集（RDK）可以用于开发原型;以及多种侧重于低功耗应用的IP可以缩短产品设计周期。
RDK包括低功耗评估板、软件工具和技术支持服务。我们可以利用低功耗RDK测试FPGA外围的固化功能,同时简便地验证自己的IP;还可以使用低功耗RDK测量实际芯片的设计性能和功耗,以确保芯片完全满足设计目标。工具中先进的Power Calculator（功率计算器）能够自动地计算设计消耗的近似功率。
>
