在线找出隐藏的电气缺陷：优化铜逻辑和芯片加工的电子束检查
简介
不断缩小的工艺空间、复杂的集成解决方案和新材料的引入,都为生产 90 nm 及以下的铜设备提出了独特的挑战。出现了各种与效能有关的缺陷,从隐藏的铜通道空洞、硅化桥到高纵横比接触孔的残留,使用传统的光学检查工具无法对其进行检测。实际上,唯一可找到这些隐藏电气缺陷的技术就是电子束检查 (EBI ,E-Beam Inspection),它使用电压差异 (VC) 查找接地短路（图 1）。 在 VC 模式中,EBI对产品晶圆进行在线电气测试。
领先的Fab在开发和试产期间,已广泛使用 EBI 作为工程分析工具。世界范围内 35 个铜制成 Fab 中,就有 30 个至少拥有一个 EBI 工具在按这种方式使用。多个领先的晶圆制造商,包括 Toshiba、STMicroelectronics和 TSMC,均有 EBI 工程分析应用的记载。
生产中使用EBI进行电路在线监控的例子来自以下公司：Motorola（摩托罗拉）、Texas Instruments（得克萨斯仪器公司）、Samsung（三星公司） 和 Altis。只有 EBI 才能检测到的缺陷在生产中不断出现,尤其在90 nm 及以下设计规格,这种趋势越来越明显。另外,批量生产应用预计会随着新一代高速 EBI 工具的引入而加速。为了方便在生产中应用 EBI,KLA-Tencor 引入了 eS3X 平台。 目前所用的 eS31 是为完成以下功能而开发的：提供居于行业领先水平的生产能力、高敏感的电子光学系统、次品分类、先进的管理控制以及便于使用。Fab 使用 eS31 进行开发、试产和批量生产作业。
确定 EBI 实施最佳方案
为了评估最好的实施方案,我们对铜 Fab 客户库中目前使用 EBI 的情况进行了调查。后段制程 (BEOL) 中,好的应用最起码包含 pitch Via 1模块。Via 1 中最严重的缺陷类型包括空洞、蚀刻不足、蚀刻过量、残留和缺乏通道。对此模块的检查通常在以下步骤进行：Via 1 蚀刻（用于光刻主导的缺陷）以及后面的铜 CMP 步骤（Via 1 CMP 或M2CMP,分别对应单层镶嵌和双重镶嵌工艺）。 尽管设计规格较松,但是,由于薄膜厚度变化和集成问题,上层金属铜 CMP 和通道蚀刻 (Via Etch)/凹蚀刻 (Trench Etch) 检查也很重要。
前段制程(FEOL) 最常见的EBI点是接点 (contact),无论是蚀刻还是W CMP。由浅结工艺发展所推动,对钴化物 (CoSi2) 或镍化物 (NiSi) 模块进行电子束检查,也变得极其重要。
; 在生成基准缺陷 Paretos 分布图时,用户通常选用灵敏度高（小像素）检测程序。在开发阶段缺陷密度高时,通过小面积检查（晶圆的 10% 以下）,即可得到准确的基准 Paretos 分布图。随着系统问题的解决和缺陷密度的降低,需要检查更多区域,方可获得在统计方面有意义的基准 Paretos 分布图。 ;
尽管取样要求随缺陷密度而变化,多数 Fab 仍然会对整个晶圆进行取样,以获得晶圆级的缺陷特征。此类“完整的晶圆特征”的获得方法有：隔行检查管芯,使用运行时分段跳跃,或使用 Weiner 等所介绍的快速区域 (eD0) 测试结构。图 2 为典型的 eS31 批量生产检查取样计划。
表1概述了生产线监控使用电子束对9个铜 Fab 进行检查的情况。生产线监控晶圆取样策略取决于要检测的效能偏移的程度。采用关键区域模型的很多客户,很快就发现尺寸大的芯片,需要检查较大晶圆面积才能发现小的偏移。建模和Fab经验数据表明,对于多数批量生产监控作业,eS31 可在1小时内检查足够的区域。
