交错操作模数转换器，实现更高的采样率
设计人员经常试图组合多个模数转换器(ADC),目的是提高有效采样率。尽管快闪转换器（仍然是最快的ADC体系结构）在高速制造工艺诞生之前就已经问世了,但工艺技术的种种限制使早期的快闪转换器局限于10-20Msps的范围。今天,我们拥有了一些允许以千兆赫兹速率采样的工艺速度和体系结构。（这类产品的一个例子就是美国国家半导体公司的ADC081000,这是一种8字节1Gbps的ADC）。
然而,由于各种工艺技术和架系结构技术给予了我们更高的速度,设计人员能够拥有如此快速产品这个事实促使人们向往更高的采样率。为了获得这些更高的采样率,设计人员有时试图使用二至四个ADC元器件并组合其输出。让我们来检验这是否可行,以及可能会遇到的问题。
高速ADC一般是在一个时钟边沿对输入信号进行采样：或者是上升沿,或者是下降沿。这意味着每个时钟周期有一个样本,而ADC采样率就等于ADC的时钟速率。为了在称作“交错操作”的过程中组合两个ADC的输出,需要在时钟信号的两个边沿都进行采样,意味着提供给一个ADC的时钟信号必须与提供给另一个ADC的时钟信号呈180°异相。然后,这两个ADC的输出被多路复用,以便提供一个有效的采样率,它是每个ADC（见图1）采样率的两倍。为了把组合两路ADC输出的相关问题减少至最低程度,应使用两个相同的器件,以及两个彼此刚好为180°异相的时钟信号。如果时钟信号偏离这个相位关系,就会导致组合的ADC输出中出现尖峰（如图2b与图2a比较所示）。在本例中,在大约280MHz观察到了一个尖峰。注意：尽管THD未受严重影响,但SFDR退化了,这使SNR（信噪比）、SINAD（信号对噪声加失真之比）、ENOB（有效字节数）随之退化。
>当试图交错操作三四个ADC时,这个问题变严重了（如图3所示）,在其中,四个ADC被交错操作。注意：本例中有三个尖峰。尖峰是不属于输出的频率分量。它也许是输入频率的谐波,也许不是。
即使两个ADC之间的相位关系正确,也仍然存在偏移和增益匹配的问题。使被交错操作的ADC之间的偏移不同,就会在净采样率一半的位置产生一个尖峰（见图4）。如果交错操作更多的ADC,那就会产生更多的尖峰。
>>
