IC设计困难重重EDA厂商鼎力相助
IC设计产业发展迅速,但同时也遇到了越来越多的挑战。特别是产品上市时间的压力,迫使工程师必须考虑选择更高效的EDA工具,以从烦琐的工作当中解脱出来,并尽量使产品实现一次性成功。对此,在综合、优化、验证、仿真和布局布线等方面各具优势的EDA厂商纷纷推出新技术和产品,以帮助设计工程师解决难题。
构建完整的综合系统
作为近两年发展迅速的EDA公司,Magma凭借其设计工具整合的环境、创新的架构和方法优势,越来越受到IC设计厂商的欢迎。传统的EDA工具流程前端和后端的迭代次数难以预测,这样就延长了设计周期。Magma的Blast Create则可实现完整的原型建立,从而更早地预见芯片性能,缩短设计周期。据Magma工程师介绍,Blast Create是Magma从RTL到GDSⅡ解决方案的关键部分,它使得设计师能对RTL级代码进行综合、观察、评估,改善其代码质量、设计约束和设计可测性,并且通过SVP技术建立精确的设计原型进行布局规划,可很好地完成前端设计和后端设计的连接。
Cadence公司一直大力倡导IC产业链上各公司间的开放式合作,以共同解决在产品设计和制造过程中遇到的软/硬件协同开发、多重数据库的巨大成本、IP质量、信号完整性以及低功耗等难题。在前不久举办的第三届Cadence亚太技术巡展（ACTS 2004）上,Cadence全面介绍了为解决以上问题所推出的最新方案。其中,为实现及时、硅精确的全定制设计,Cadence提供了Virtuoso定制设计平台,它是一个面向快速和硅精确设计的综合系统。它包括多模式模拟、加速的版图设计、高级硅分析以及一个全芯片集成环境,把自顶向下设计的速度与自底向上设计的硅精确性完美地结合在一起,可运用于模拟、射频、混合信号及全定制数字设计等领域。
验证——芯片研发的关键
在提升芯片设计能力的同时,对芯片功能验证的要求也相应提高。据统计,在芯片项目研发中,60%~70%的时间花在功能验证上。所以获取全新、高效的验证方法和建立完善的验证环境已变得越来越重要。在此方面,Verisity公司提出了完整的验证解决方案——VPA（验证过程自动化）。此方案可以使设计者的设计验证从模块级、芯片级到系统级的过程完全自动化。包括验证计划的制定、系统模型的TLM开发、RTL模块级和系统级的验证以及整个验证过程的管理。
在进行模块级验证时,以往都是采用手动方式进行,而手动验证只适用于简单、小规模的设计,而且只能检测到事先假想情况下的缺陷,而一旦设计规模较大,很多缺陷往往无法被发现,使得验证效率降低。如果采用自动验证方式,情况就不同了,它可以很好地解决复杂设计当中由于状态空间过大而引起的缺陷检测丢失问题。Verisity提出的CDV（Coverage-Driven Verification）思想即是这样一种模块级验证方法。CDV可缩短验证时间,由工具自动完成验证点和向量的确定工作,从而使验证人员从繁杂的任务当中解脱出来,明显提高了验证效率。
模块级验证完成之后要进行芯片级和系统级验证。这是一个相当复杂的过程,所以实现软硬件协同处理非常必要,而且要尽可能重用模块级验证已使用过的验证环境。据Verisity工程师介绍,通过eVC（e Verification Component）和eRM（e Reuse Methodology）即可搭建有效的可重用验证环境。作为验证环境中的IP,eVC不仅可以重复使用,而且是可配置的,具有即插即用功能。Verisity目前可提供PCI-Express、AXI、AHB和
