XILINX扩展针对数字通信系统设计的信号处理工具产品
赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX)今天宣布推出针对数字通信系统设计的System Generator forDSPv7.1开发软件和XtremeDSP Virtex-4 SX35开发套件。新的设计工具可使系统和DSP设计人员更容易地在赛灵思DSP器件中实现高采样速率或多信道信号处理设计,从而为从系统建模到硬件验证的整个开发过程提供了全面的工具和流程。
System Generator for DSP v7.1工具和XtremeDSP 开发套件可一起用于设计和实现使用赛灵思公司最近推出的多种3G和4G基站无线算法（包括RACH、searcher、HSDPA、DUC和DDC）的系统。如需了解全面的算法信息,请访问： /cn/wireless。
“将Virtex-4 XtremeDSP开发套件与System Generator for DSP工具结合使用,设计人员可拥有一个开发和验证高性能数字通信DSP系统的极佳开发环境,”赛灵思公司DSP部营销总监David Squires说。“通过并行机制,我们的DSP器件提供了出众的高性能,因此是无线和其它数字通信应用信号处理路径中的理想协处理器。”
System Generator for DSPv7.1软件工具
赛灵思Virtex-4 SX系列中的XtremeDSP逻辑片具备500 MHz的吞吐能力。System Generator for DSP v7.1工具使设计人员可充分利用这一强大能力。与竞争的90nm FPGA产品相比,Virtex-4 SX FPGA的DSP性能提**1.5倍,DSP功耗降低3倍,而单位美元的GMACs性能提升高达12倍。
此外,System Generator for DSP v7.1提供了一个全面的设计环境,可支持：
• 系统建模 - 结合Simulink支持信号流建模以及通过与赛灵思嵌入式开发套件（EDK）集成支持控制路径建模。这可促成在单个设计环境中完成整个系统的设计和建模,从而简化设计流程。
• 算法开发 - 利用MATLAB和System Generator的MATLAB接口以及Accelchip工具可以容易地实现数学功能。Accelchip工具允许导入宏代码（m-code）和定制AccelWare IP内核来实现矩阵乘法功能和线性代数功能。
• 自动硬件或位流生成 - 通过与Xilinx ISE 7.1i 和 XST 工具的紧密耦合。不太熟悉FPGA的DSP设计人员只需要点击按钮仍然可以实现高度优化的设计。硬件设计人员还可以通过黑盒子功能将HDL模块导入System Generator for DSP工具。
• 设计验证和调试 – 当在设计流程中使用XtremeDSP开发套件硬件以及使用Xilinx Chipscope Pro调试软件工具时。Chipscope Pro工具可使设计人员观察到内部结点,从而使设计调试更快、更容易。
这一集成化设计流程使没有或很少有HDL设计经验的设计人员可以在很高的设计抽象层次上工作,并且可以在数天（而不是数月）时间内实现从初始概念到硬件验证的整个过程。System Generator for DSP v7.1支持所有主流Xilinx DSP 系列产品,包括最近发布的带有 325MHz 嵌入式 18x18乘法器的Spartan-3E 系列产品。该产品每10万门器件的起售价仅为2美元*。
XtremeDSP开发套件硬件平台
新的XtremeDSP 开发套件是赛灵思与FPGA计算解决方案厂商Nallatech共同开发的。它包括一个集成了多达192个XtremeDSP逻辑片的Virtex-4 SX35器件。每个逻辑片由一个18 x 18乘法器和一个48位加法器组成,并且可在每个时钟周期动态配置,从而提供了巨大的灵活性和优化能力。
