基于PCI总线的实时DVB码流接收系统的硬件设计
摘 要：本文介绍了基于PCI专用芯片PCI9054和CPLD的DVB码流接收系统的硬件设计。该设计采用了PCI9054+CPLD的数字处理方案,并采用一种新的方法更高效地利用双端口RAM,保证了高速、大容量数据流的实时处理。
关键词：DVB;PCI;CPLD;双端口RAM;WDM模式
前言
通过PC接收DVB(数字视频广播)码流已成为一项新的多媒体数据接收技术。因此,设计基于PC平台的DVB码流接收卡,是数字广播电视发展的需要。
由于DVB传输流的平均传输速率为6~8MB/s,并且要求保证接收的实时性,本文选择了PCI总线,其数据传输速率最高达528MB/s (66MHz,64bit),完全满足大容量高速实时传输系统的需求。另外,系统使用了CPLD,使设计方便灵活,易于修改,大大缩短了研制时间,并减少了系统硬件的复杂度。
系统硬件模块设计概述
系统的硬件框架如图1所示,整个系统硬件由DVB码流传输接口和总线转换接口组成。整个电路被PCI接口专用芯片PCI9054分为本地总线和PCI总线。
DVB TS流通过符合DVB标准的同步并行接口(SPI)输入,通过高性能双端口RAMIDT7006平滑高速数据流,在本地总线逻辑控制电路(CPLD)的控制下,采用DMA方式将数据经过专用的PCI接口芯片,实现本地总线与PCI总线的可靠通信。
传输流接口
DVB码流传输接口是硬件电路的重要组成部分,主要包括符合DVB标准的同步并行接口、由双端口RAM构成的高速数据缓冲区和基于CPLD的本地总线主控逻辑电路三个部分。完成对各逻辑模块间的时序和逻辑控制(CPLD的开发)是电路设计的难点。
PCI接收卡TS流输入接口
依照MPEG/DVB 规范要求,本文选取了SPI。SPI接口是一个符合MPEG/DVB规范的输入/输出接口,适于短距离或中等距离设备间的连接,接口采用25引脚D型接插件,有11对为平衡输入或输出,其中包括8对数据(差分数据),1对时钟,1对数据有效(即指出有效的数据位置)和l对包同步引脚,而且要同时传送时钟与数据同步信号。
基于双端口RAM的
高速缓存电路
在高速数据采集和处理系统中,高速并行数据接口的设计占有非常重要的地位。利用高性能双端口RAM能够方便地构成各种工作方式的高速数据传送接口。虽然PCI9054中存在双向FIFO,但是存储空间较小,并且本系统属于高速数据采集和处理系统,为了保证数据通路的顺畅,系统采用了IDT公司的IDT7006构成高速数据缓冲区,以保证将DVB传输流高效平稳地送至PCI接口。
IDT7006为16K×8bit静态双口RAM,允许两个(左、右)端口同时读写数据,每个端口具有独立的控制信号线,地址线和数据线,是真正的双口RAM。IDT7006的内部是一个存储器阵列,用于数据存储,并为左右端口共用,但是,当两个端口对双口RAM的同一个地址单元存取时,将会发生读写错误。因此,当两个端口对同一地址单元同时存取数据时,其中一个端口要处于等待状态。
