JTAG测试技术
2004年11月
JTAG Technology
JTAG(联合测试行动组)标准在80代是通用的。JTAG技术实际上称之为IEEE1149.1或边界扫描,由于电子行业几乎每个人都熟悉“JTAG”这个名称,所以“JTAG”用来表示IEEE1149.1技术。
电路内测试器
测试复杂板的老方法是用电路内测试器(ICT)。这种测试方法的测试头是用“钉床”(见图1),焊节点和遮盖的焊球使得这种测试头变得不现实。而且ICT方法成本高、开发时间长、需要专门硬件。现在,高密度板,多层印刷电路板(PCB)带焊节点和带遮盖焊球的BGA封装,使得测试非常困难。
JTAG测试技术
JTAG技术意指每个器件引脚的测试点都建在芯片内并把这些测试点连接到5-Wire串行总线上。可以在简单的PC机上进行测试开发和执行测试(见图2)。这种测试技术特点是：
5-Wire串行总线是：
TDI-测试时钟;
TMS-测试模式信号;
/TRST-测试复位信号;
TDO-测试串行数据输出。
此总线提供到芯片中JTAG电路的存取功能。在IC上增加JTAG(图3)允许插入到引脚和内部节点。图中BSC是边界扫描单元寄存器,TAP是测试接入口。
JTAG通过“扫描链”(Scan Chain)连接到PC板(图4)。串行数据输入/输出做成通过所有芯片的大环路。所有芯片区共享时钟、模式和复位信号。TCLK、TMS和TRST引脚并联连接。
所有芯片由来自PC的TMS信号、TCLK信号(通常用时钟缓冲器驱动多负载)和TRST信号驱动。
TDI和TDO信号菊链在一起：
PC→芯片1 TDI
芯片1 TDO→芯片2 TDI
芯片2 TDO→芯片3 TDI
芯片3 TDO→芯片4 TDI
......
芯片N-1 TDO →芯片n TDI
芯片N TDO→PC
互连故障测试
JTAG的1个主要应用是检查板互连完整性。JTAGL边界扫描单元(BSC)可以检测开路和短路(见图5)。从1个芯片的BSC发送数据,并由另1个芯片的BSC接收。边界扫描单元允许被驱动引脚以专门数值(1或0)或数据送到捕获引脚。经过JTAG 5-Wire 串行总线的数据驱动芯片,来自1个芯片的1和0可以被连接这些信号的任何芯片驱动、输出和捕获。用这种方式可以执行所有芯片间的“连接性测试”,以便发现故障(如不好的焊结,短路等)。
JTAG互连完整性测试是在低速单端TTL信号传输年**发的。而LVDS(低压差分信号传输)用很低摆幅在两线和并行终端传输信号,这比TTL信号传输快很多倍。这使得测试LVDS互连变得更复杂和困难(图6)。这需要1个新的JTAG兼容的方法来测试高速互连。
高速内装自测试
为了在BUS LVDS上实现测试高速互连,NS公司给出高速内装自测试(BIST)解决方案。在系统时钟速度(即高速),串行器/发送器发送固定随机比特序列(PRBS),见图7。PRBS是内装在串行器中的伪随机比特序列图形。此图形是硬连线到芯片中,是固定图形。通过串行JTAG总线,当串行器和解串器接到“RUNBIST”指令时,串行器将以额定的系统时钟速度发送固定的PRBS图形到解串器。此时钟不是JTAG总线的TCLK,
