**测量/测试设备将向通用、灵活方向发
2004年11月A版
目前,芯片与总线的尺寸越来越小、传输速度越来越快,这给军事电子系统与装备测试带来不小的麻烦。为了与最新的亚微米电路技术保持同步,测试与测量设备技术面临着严峻的挑战。
在2003年3月美国总审计署(GAO)发表《美国国防部需要更好地管理自动测试设备现代化》报告后,美国国防部更加重视通用及灵活测试设备的开发与使用。为了降低成本,五角大楼计划者正试图通过采购通用、灵活的测试设备,取代目前正在使用的400多种不同类型的军事与航空测试设备。为尽快同时实现这两个目标,测试设备制造商们正致力于PXI波形因数和综合仪器等测试新技术的开发。
亚微米电路给测量设备带来严峻挑战
最近几年,为了提高密度,芯片工艺已从130纳米缩小到90纳米、甚至65纳米。随着集成电路尺寸的缩小,查找芯片故障也越来越困难。因为同大尺寸集成电路测试相比,工程人员必须多测试20~30次才能发现小尺寸芯片的故障,这既增加了成本,又浪费了时间;同时,这些复杂的芯片设计使门引线比更高,这样,采用传统的扫描测试方法进行测试时,带宽将受到限制。因此,制造商们正在努力开发技术,以使测试和测量设备跟上时代的步伐。
其中一个方案是明导国际公司的TestKompress嵌入式确定性测试工具。与现在的扫描和自动化测试模式生成(ATPG)方法相比,它使用嵌入式确定性(EDT)与压缩技术,既减小了测试数据量,又缩短了测试时间。其软件还能为确定性ATGP生成压缩测试模式。
明导国际公司认为：我们能够压缩该操作,因为我们的硬件、软件的结合恰到好处。我们存储的测试模式较少,仅为全部模式的1%。芯片上的硬件能够生成其它测试模式,用于激励和响应模式,然后在传输过程中再一次压缩数据。硬件方面,系统将把该信号同预计的响应进行比较。
例如,在实速测试中,用户要测试由于电线阻抗引起的微小速度变化。实速测试中最常见的类型是跃迁模型,即慢上升和慢下降两种类型。在最新、最小尺寸芯片的跃迁模型中,用户将测试到更多阻抗引起的故障。当芯片由180纳米减少到130纳米时,用户会发现实速故障将增加12~20次,因为尺寸这么小的芯片将带来以下三个问题：互连密度太高;芯片材料出现故障;在10层以上电路中对位偏差时常发生。
工程人员也进行固定测试。与实速测试相比,这种测试要求更多的数据输入和输出芯片;对更高精度的测试来说,带宽比速度更重要。
在芯片的其它地方,缩小特征尺寸也会导致嵌入式缺陷。采用常规的BIST(内建自测试)方法很难发现这些故障,因此,明导国际公司推出了MBIST(存储器内建自测试)结构产品,用于测试90纳米以下的芯片。
PXI技术优势明显
测试和测量技术的规则总是要求一些折衷方案。国家仪器公司PXI产品有关人士认为：现在,这些规则正在改变。国家仪器公司测试硬件采样率-分辨率进展图表明：今天的用户可以同时拥有更高的采样速率及更准确的分辨率
该公司的NI PXI-5670是一个2.7 GHz 射频向量信号发生器,提供
