2004年7月A版

 ice:office" />

数字产品为什么用到Clock?

自电子计算机发明以后,信息的数字化已成为一股不可阻挡的趋势,也是二十世纪后人类文明发展的一大跨越。日常生活中的每个角落,莫不被数字化的电子产品所占据。

数字化的意思,是指事物的状态利用数字信号来描述与纪录,而不是现实生活中所看到不断连续变化的模拟模式。数字信号是由0与1两种不同的电压振幅状态所表示的二进制信息。数字信号在两个组件间的传送与接收途中,就只有以低电压所表示的0,或是以高电压所表示的1两种状态,数字设备要维持正常的运作,传送端与接收端必须同时发送及读取数据,才能确保数据的正确性,不然当传送端已经传送下一个数据状态,接收端才开始接收上一数据,结果可就大大不同了。因此不论是组件与组件之间、处理器CPU内部、或是两部连接的设备间,都需要一种协调两端同时运作的机制,使数字信号能正常的被处理。

但要以多久的时间间隔来抓取或送出数据,是由系统运作的时钟来决定的。数字产品中一定会有一个称为时钟发生器(clock generator)的电子组件,这个组件会不断产生稳定间隔的电压脉冲,产品中所有的组件将随着这个时钟来同步进行运算动作。简单的说,数字产品必须要有时钟的控制,才能精确地处理数字信号,就好比动物的心跳一样。若时钟不稳定,轻则造成数字信号传送上的失误,重则导致数字设备无法正常运作。

Clock的演进

早期PC-XT的时代,一台计算机内部的系统频率基本上是由石英震荡晶体(crystaloscillator)所产生。为什么使用石英呢？因为石英这种矿物,对其加压就会开始进行膨胀和收缩,且震荡频率的稳定度极高,例如石英表、电子表中也是利用石英晶体来做计时的基准频率。石英在通电后膨胀和收缩的时候,会产生接近正弦波的电子信号,主机板电路再将正弦波转换形成数字的0与1脉冲,即成为电路中的时钟信号。

因为石英的震荡频率范围固定,无法获得多样化的频率应用,并且当电路内需要多种时钟频率时,使用多颗石英震荡晶体也有些不切实际。业界开始利用锁相环(PLL, Phase Lock Loop)的特性,开发出IC化的时钟发生器。只要提供PLL一个基准频率,搭配不同比例的除频电路,即可依电路中的需求,弹性的产生多样化的时钟。数字产品的研发工程师,便可自由的产生电路中的各种频率,不再受限于石英震荡晶体的固定频率规格。

时钟发生器中的除频电路若再加上EEPROM这类半永久性的内存,只要变更缓存器中的数值就可以设定输出时钟,可以简化时钟电路的复杂度。时钟发生器可在出场时,就预先设定好各项除频的参数,直接装配至电路中,免除多余的外围线路以大幅降低产品的成本;或是在时钟发生器中内建I2C