基于FPGA的误码测试仪
摘 要： 本文提出了一种基于FPGA的误码测试方案,并在FPGA上实现了其功能。该方案不仅纳入了“同步保护”的思想,同时对误码率量级的判断也提出了一种简化而又可行的方法。
关键词： 误码测试;FPGA;m序列;同步
在数字通信系统中,为了检测系统的性能,通常使用误码分析仪对其误码性能进行测量。误码分析仪给工程实际应用带来了极大的便利,比如它有丰富的测试接口和测试内容,并能将结果直观、准确的显示出来。但是它的价格昂贵,并且通常需要另加外部辅助长线驱动电路才能与某些系统接口适配。这些都严重的制约了通用误码仪在实际中的应用。
基于工程的需要和实际应用中的困难性,本文提出一个基于FPGA的多功能误码测试方案。芯片采用Altera公司的ACEX1K家族的EP1K50。
误码测试
图1就是系统框图。
该误码仪由发送端、接收端,以及接口模块等部分组成。发送端产生测试的比特流,作为通信系统的信源数据通过接口模块发送出去,另外它还有误码插入功能;接收端模块从数据接口中接收通信系统输出的比特流,并将它与本地产生的,与发端形式相同的比特流进行比较,进行误码统计,从而完成误码测试功能。
发送端
在发送端要产生替代通信信源的码序列,那么究竟应该选择什么样的码作为测试码呢？这类码序列的最重要的特征是具有近似于随机信号的性能。也可以说具有噪声近似的性能。但是,真正的随机信号和噪声是不能重复再现和产生的。所以只能产生一种周期性的脉冲信号来近似随机噪声的性能,这称之为伪随机序列或PN码。本方案中就采用m序列作为测试码,虽然它是周期信号,但它具有类似于随机信号较好的自相关特性。
发送端另外一个重要的功能是实现误码插入。也就是人为的在发送序列中插入已知插入频率的误码信号,然后在接收端检测这些误码,最后可以将检测的结果与发送端已知的插入频率进行比较,以判断通信系统的误码性能。这也是检测通信系统性能的重要方法之一。在此可以通过一个受时钟控制的反向器实现这一功能。将传输的某一个码通过反向器,也就是强制它变为一个比特的误码,改变反向器的时钟控制信号就可以实现对误码插入率的控制。
