CadenceAllegro新平台提供高质量，高效率的高速系统互连设计
系统互连的定义：
“系统互连”一词是指信号逻辑的,物理的和电的互连,它与反馈路径和电源供电系统相关联。信号穿行于不同的IC输入/输出缓冲器之间,跨越芯片的缓冲管脚,封装衬底,连接器和PCB系统互连线的设计和分析应用常常贯穿于IC, IC封装和PCB三个不同制作过程。
虚拟的系统互连联合设计方法：
Allegro平台提供了一个先进的联合设计方法,它提供了贯穿于全部三个制造过程的设计,建模和系统互连分析。该方法运用系统互连,包括了详细的说明,探查,设计,实现,验证,制造和纠错。
该设计方法的核心是被Cadence定义为虚拟系统互连(VSIC)模式,它描述了整个互连的过程。VSIC模式被用来捕捉最初的设计意图,充分考虑到整个设计过程中各种不同的互连组件功能的实现。通过VSIC模式,工程师们能够在整个设计的前后过程中设计和实现系统互联的每一部分。
IC/封装联合设计——不再缺失的链接：
在系统互连设计中至关重要的链接缺失存在于IC和封装之间。Allegro Package Designer 和 Allegro Package SI 新技术支持IC缓冲阵列和芯片管脚设计以及分析的能力,它考虑到了输入/输出缓冲器的位置,封装技术规则和电性能的目标。Allegro Package Designer 也支持一个工程变化的工艺,它确保IC和封装的界面在两个设计领域中完全一样,这就避免了掩膜反复重新生成的风险。
芯片的封装,以及他们面向的片上系统和封装系统,要求越来越高的集成度,迫切需要面向贯穿整个设计链的系统互连联合设计和分析。ChipPAC设计和分析的副经理布雷特·泽汉（Bret Zahn）说：“ChipPAC 领先的封装技术和有关增强的半导体解决方案极大地受益于Cadence Allegro平台,这是因为它支持贯穿于IC, 封装和 PCB整个系统互连过程的快速实现,建模和分析,这使得我们的客户可以节省时间和成本。
Allegro平台的主要性能：
Allegro平台集合了所有现有的Cadence面向IC封装和PCB设计的技术,其中包括Allegro PCB SI一个,集成的为工程师创造复杂数字PCB系统和IC封装设计的高速设计和分析环境。该平台还包括一个通用的约束管理系统,贯穿于层次化原理图设计输入,高速的设计和分析,以及世界领先的IC封装和PCB布线系统。
