IDT标准通信芯片的特点及其在电信中的应用
中国市场对电信设备需求日益增强。中国企业目前面临的机遇不仅是推动宽带网络、蜂窝系统、NGN、SDH等电信基础设施技术的飞跃发展,同时也在全球通信技术设施建设和备件市场扮演更重要角色。为了能够成功地进入这些目标市场,许多国内公司需要参考设计、工具包和全面解决方案等各种技术和设备的大力支持,以利于迅速把产品推向市场, 占领先机。另一方面,电信厂商之间面临日益激烈的竞争。 这些厂商在新产品研发的初始阶段, 就会对整个系统的构造、成本等实施严格的控制,试图使自己的产品保持对对手的先天优势。
IDT公司的WANPLL广域网锁相环时钟芯片、Super JET收发器、线路接口芯片、TSI交换芯片等具有非常优秀的性能。 IDT在中国的设计中心研发的系统应用设计、 IDT嵌入软件和参考设计,正在有效地帮助中国电信厂商快速开发系统。
WANPLL时钟芯片
时钟同步和时钟分配的设计在电信产品设计中一向居于核心地位。时钟设计的优劣,往往关系到产品的能否正常开通业务、能否保持极低的误码率等,也关系到产品本身所体现的设计水准和产品的市场竞争力。
在电信产品中,不同类别的产品所需要的时钟种类很多。下面列举一些典型应用的时钟(表1)。
表1 典型应用的时钟
SDH/SONET
19.44 MHz
38.88 MHz
51.84 MHz
77.76 MHz
155.52 MHz
311.04 MHz
622.08 MHz
2KHz
4 KHz
8K Hz
3G
N×3.84 MHz
10MHz
30.72 MHz
76.8 MHz
153.6MHz
8KHz
1Hz
5 MHz
7.68 MHz
GSM
1Hz
13 MHz
26 MHz
52 MHz
BITS/SSU/PDH
2K Hz
4 KHz
N x 8 KHz
64 KHz
N*1.544 MHz
N*2.048 MHz
T3/E3
34.368 MHz
44.736MHz
...
设计产生上述时钟源的时钟板卡时,设计工程师往往要动用大量的元件, 包括FPGA,AD/DA转换,模拟锁相环, 鉴相器,VCXO/OCXO等。 并且每一种具体应用电路都单独设计,直接增加管理多个时钟板卡的开销。 图1就是一个系统时钟板卡的例子。
图1 传统时钟板卡电路
在图1所示的电路中, 主时钟从OCXO输出, 其他每个相关时钟都由一个单独的锁相环路,经过VCXO输出。 从这个典型方案我们可以看到,传统时钟板设计非常复杂,涉及模拟和高频布线问题,输出指标对电源干扰和噪声敏感问题,输出抖动指标不好等问题。生产过程中PCB面积大,元器件多,采购维护困难,成本居高不下等等, 有诸多不利因素阻碍设计和应用。
IDT公司最新推出的WANPLL时钟芯片系列能很好地解决了时钟设计的这些问题。这个系列的时钟芯片支持锁定, 自由振荡,保持等功能,最高支持达2级钟。该系列时钟芯片涵盖了表1所列出的所有时钟频率。 用同一芯片可以轻易完成上述SONET/SDH、3G/CDMA2000、GSM、PDH、BITS等应用的要求。
以图1的方案所实现的功能作为对照,使用IDT的WANPLL时钟芯片实现的电路方案如图2.
