基于CN8980芯片组的HDSL2设备设计
CN8980芯片组的结构与特性
CN8980芯片组由两部分组成：模拟部分和数字部分。
模拟部分
AFE和线路驱动实现线路信号的传送与接收功能,线路信号包含两种模式：HDSL2 OPTIS和HDSL1 2B1Q。其功能模块包含D/A和A/D变换,数据变换的反混叠(anti-aliasing),信号滤波,增益控制和线路驱动。AFE由DSP收发器进行控制。
数字部分
?可旁路的成帧器/映射器
成帧器/映射器是一个高性能的比特流处理引擎,可以处理任何HDSL帧结构,支持ANSI HDSL2 和ETSI HDSL1标准帧结构。它进行EOC(嵌入操作信道),和有效载荷比特的插入和提取,数据的加扰处理,比特填充,以及同步检测。CN8980成帧器支持原始速率的T1/E1成帧和非帧模式,同步和异步有效载荷映射,以及每个时隙随机或固定数据插入。此外,它还能够进行外部时隙增减控制,比特误码率测量,以及支持1、2、4、8比特时隙的可编程有效载荷映射。
?采用格栅编码的速率自适应比特泵DSP
速率自适应DSP负责回波抵消,线路均衡和数据编码。能够进行2、4、8、16电平PAM编码,包含集成软件控制的时钟用于恢复和合成功能。DSP模块中的发送器将从DSL成帧器处收到的数据映射成PAM编码的符号,再经格栅编码和发送滤波处理后,发送到AFE。DSP模块中的接收器接收来自AFE的串行数据和比特泵发送的经过预编码的符号,并将这些经过预编码的符号送到回波抵消器(EC)。回波抵消器对回波响应进行评估,并将AFE发来的信号减去回波响应。回波处理后的信号还要通过前向均衡(FFE)和判定反馈均衡(DFE),最后再由格栅编码调制(TCM)译码器恢复出信息比特。
图2系统基本框图
图4模拟前端芯片连接示意图
?高性能微内核处理器
片内8051兼容微内核处理器提供DSP控制和调度,另外也可以作为通用控制器对外部器件进行控制,比如控制编解码器或T1/E1成帧器以及与网络管理软件进行通信等。
CN8980芯片组功能框图如图1所示。
在设备结构上,CN 8980支持多信道线路卡。具有以下特性：单个启动ROM装载;每个信道全自动启动排序;每个高速PCM接口允许最大八个设备共享一条通用PCM总线;集成的成帧器支持每个信道的任意时隙分配;信号信道支持点到多点训练。
HDSL2系统总体方案的设计
方案采用单线对HDSL2配置,实现T1/E1数据传输,线路编码为OPTIS技术,采用片内8051进行系统控制。设
